北京DDR一致性测试销售厂

DDR5的接收端容限测试

前面我们在介绍USB3 . 0、PCIe等高速串行总线的测试时提到过很多高速的串行总线 由于接收端放置有均衡器，因此需要进行接收容限的测试以验证接收均衡器和CDR在恶劣 信 号 下 的 表 现 。 对 于 D D R 来 说 ， D D R 4 及 之 前 的 总 线 接 收 端 还 相 对 比 较 简 单 ， 只 是 做 一 些 匹配、时延、阈值的调整。但到了DDR5时代(图5 . 19),由于信号速率更高，因此接收端也 开 始 采 用 很 多 高 速 串 行 总 线 中 使 用 的 可 变 增 益 调 整 以 及 均 衡 器 技 术 ， 这 也 使 得 D D R 5 测 试 中必须关注接收均衡器的影响，这是之前的DDR测试中不曾涉及的。 DDR 设计可分为四个方面：仿真、互连设计、有源信号验证和功能测试。北京DDR一致性测试销售厂

由于读/写时序不一样造成的另一个问题是眼图的测量。在DDR3及之前的规范中没 有要求进行眼图测试，但是很多时候眼图测试是一种快速、直观衡量信号质量的方法，所以 许多用户希望通过眼图来评估信号质量。而对于DDR4的信号来说，由于时间和幅度的余量更小，必须考虑随机抖动和随机噪声带来的误码率的影响，而不是做简单的建立/保  持时间的测量。因此在DDR4的测试要求中，就需要像很多高速串行总线一样对信号叠加  生成眼图，并根据误码率要求进行随机成分的外推，然后与要求的小信号张开窗口(类似  模板)进行比较。图5 . 8是DDR4规范中建议的眼图张开窗口的测量方法(参考资料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。湖北DDR一致性测试商家DDR4 总线物理层仿真测试和协议层的测试方案；

D D R 5 的 接 收 端 容 限 评 估 需 要 通 过 接 收 容 限 的 一 致 性 测 试 来 进 行 ， 主 要 测 试 的 项 目 有 D Q 信 号 的 电 压 灵 敏 度 、 D Q S 信 号 的 电 压 灵 敏 度 、 D Q S 的 抖 动 容 限 、 D Q 与 D Q S 的 时 序 容 限、DQ的压力眼测试、DQ的均衡器特性等。

在DDR5的接收端容限测试中，也需要通过御用的测试夹具对被测件进行测试以及测试前的校准。展示了一套DDR5的DIMM条的测试夹具，包括了CTC2夹具(ChannelTestCard)和DIMM板(DIMMTestCard)等。CTC2夹具上有微控制器和RCD芯片等，可以通过SMBus/I²C总线配置电路板的RCD输出CA信号以及让被测件进入环回模式。测试夹具还提供了CK/CA/DQS/DQ/LBD/LBS等信号的引出。

软件运行后，示波器会自动设置时基、垂直增益、触发等参数并进行测量，测量结果会 汇总成一个html格式的测试报告，报告中列出了测试的项目、是否通过、spec的要求、实测 值、margin等。

使用自动测试软件的优点如下所述：

•自动化的设置向导避免连接和设置错误；

•快速的测量和优化的算法减少测试时间；

•可以测试JEDEC规定的速率也可以测试用户自定义的数据速率;

•独有的自动读写分离技术简化了测试操作；

•能够多次测量并给出一个统计的结果；

•能够根据信号斜率自动计算建立/保持时间的修正值。 D9050DDRC DDR5 发射机合规性测试软件.

10Gbase-T总线测量为例做简单介绍。

10Gbase-T总线的测量需要按照图7-128来连接各种仪器和测试夹具。

10Gbase-T的输岀跌落/定时抖动/时钟频率要求用实时示波器测试；线性度/功率谱密度 PSD/功率电平要求用频谱分析仪测试；回波损耗要求用网络分析仪测试。

需要自动化测试软件进行各种参数测试，一般这个软件直接装在示波器内置的计算机里。 没有自动测试软件，测试是异常困难和耗时的工作。

测试夹具是测试系统的重要组成部分，测试仪器公司或一些专业的公司会提供工业标准 总线所用的测试夹具。当然也可以自己设计，自己设计时主要关注阻抗匹配、损耗、串扰等 电气参数，以及机械连接方面的连接可靠性和可重复性等可操作性功能。 DDR总线一致性测试对示波器带宽的要求；云南DDR一致性测试系列

完整的 DDR4调试、分析和一致性测试.北京DDR一致性测试销售厂

JEDEC组织发布的主要的DDR相关规范，对发布时间、工作频率、数据 位宽、工作电压、参考电压、内存容量、预取长度、端接、接收机均衡等参数做了从DDR1 到 DDR5的电气特性详细对比。可以看出DDR在向着更低电压、更高性能、更大容量方向演 进，同时也在逐渐采用更先进的工艺和更复杂的技术来实现这些目标。以DDR5为例，相 对于之前的技术做了一系列的技术改进，比如在接收机内部有均衡器补偿高频损耗和码间 干扰影响、支持CA/CS训练优化信号时序、支持总线反转和镜像引脚优化布线、支持片上 ECC/CRC提高数据访问可靠性、支持Loopback(环回)便于IC调测等。北京DDR一致性测试销售厂