江苏多端口矩阵测试PCI-E测试

由于每对数据线和参考时钟都是差分的，所以主  板的测试需要同时占用4个示波器通道，也就是在进行PCIe4.0的主板测试时示波器能够  4个通道同时工作且达到25GHz带宽。而对于插卡的测试来说，只需要把差分的数据通道  引入示波器进行测试就可以了，示波器能够2个通道同时工作并达到25GHz带宽即可。 12展示了典型PCIe4.0的发射机信号质量测试环境。无论是对于发射机测试，还是对于后面要介绍到的接收机容限测试来说，在PCIe4.0 的TX端和RX端的测试中，都需要用到ISI板。ISI板上的Trace线有几十对，每相邻线对 间的插损相差0.5dB左右。由于测试中用户使用的电缆、连接器的插损都可能会不一致， 所以需要通过配合合适的ISI线对，使得ISI板上的Trace线加上测试电缆、测试夹具、转接  头等模拟出来的整个测试链路的插损满足测试要求。比如，对于插卡的测试来说，对应的主  板上的比较大链路损耗为20dB,所以ISI板上模拟的走线加上测试夹具、连接器、转接头、测  试电缆等的损耗应该为15dB(另外5dB的主板上芯片的封装损耗通过分析软件进行模拟)。 为了满足这个要求，比较好的方法是使用矢量网络分析仪(VNA)事先进行链路标定。PCI-E4.0的标准什么时候推出？有什么变化？江苏多端口矩阵测试PCI-E测试

规范中规定了共11种不同的Preshoot和De-emphasis的组合，每种组合叫作一个 Preset,实际应用中Tx和Rx端可以在Link Training阶段根据接收端收到的信号质量协商 出一个比较好的Preset值。比如P4没有任何预加重，P7强的预加重。图4.3是 PCIe3.0和4.0标准中采用的预加重技术和11种Preset的组合(参考资料：PCI Express@ Base Specification4 .0) 。对于8Gbps、16Gbps 以及32Gbps信号来说，采用的预加重技术完 全一样，都是3阶的预加重和11种Preset选择。江苏多端口矩阵测试PCI-E测试PCI-E测试信号完整性测试解决方案；

这个软件以图形化的界面指导用户完 成设置、连接和测试过程，除了可以自动进行示波器测量参数设置以及生成报告外，还提供 了Swing、Common Mode等更多测试项目，提高了测试的效率和覆盖率。自动测试软件使 用的是与SigTest软件完全一样的分析算法，从而可以保证分析结果的一致性。图4.15是 PCIe4.0自动测试软件的设置界面。

主板和插卡的测试项目针对的是系统设备厂商，需要使用PCI-SIG的测试夹具测 试，遵循的是CEM的规范。而对于设计PCIe芯片的厂商来说，其芯片本身的性能首先要 满足的是Base的规范，并且需要自己设计针对芯片的测试板。16是一个典型的PCIe 芯片的测试板，测试板上需要通过扇出通道(Breakout Channel)把被测信号引出并转换成 同轴接口直接连接测试仪器。扇出通道的典型长度小于6英寸，对于16Gbps信号的插损 控制在4dB以内。为了测试中可以对扇出通道的影响进行评估或者去嵌入，测试板上还应 设计和扇出通道叠层设计、布线方式尽量一致的复制通道(Replica Channel),复制通道和扇 出通道的区别是两端都设计成同轴连接方式，这样可以通过对复制通道直接进行测试 推测扇出通道的特性。

按照测试规范的要求，在发送信号质量的测试中，只要有1个Preset值下能够通过信 号质量测试就算过关；但是在Preset的测试中，则需要依次遍历所有的Preset,并依次保存 波形进行分析。对于PCIe3.0和PCIe4.0的速率来说，由于采用128b/130b编码，其一致性测试码型比之前8b/10b编码下的一致性测试码型要复杂，总共包含36个128b/130b的   编码字。通过特殊的设计， 一致性测试码型中包含了长“1”码型、长“0”码型以及重复的“01” 码型，通过对这些码型的计算和处理，测试软件可以方便地进行预加重、眼图、抖动、通道损   耗的计算。 11是典型PCle3.0和PCIe4.0速率下的一致性测试码型。PCIE 系统架构及物理层一致性测试；

在测试通道数方面，传统上PCIe的主板测试采用了双口(Dual-Port)测试方法，即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道，所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接，但是由于会引入额外的噪声，所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中，对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法，即只把被测数据通道接入 示波器测试，这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图，芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIGPCI-e的软件编程接口;江苏多端口矩阵测试PCI-E测试

为什么PCI-E3.0的夹具和PCI-E2.0的不一样？江苏多端口矩阵测试PCI-E测试

这么多的组合是不可能完全通过人工设置和调整  的，必须有一定的机制能够根据实际链路的损耗、串扰、反射差异以及温度和环境变化进行  自动的参数设置和调整，这就是链路均衡的动态协商。动态的链路协商在PCIe3.0规范中  就有定义，但早期的芯片并没有普遍采用；在PCIe4.0规范中，这个要求是强制的，而且很  多测试项目直接与链路协商功能相关，如果支持不好则无法通过一致性测试。图4.7是  PCIe的链路状态机，从设备上电开始，需要经过一系列过程才能进入L0的正常工作状态。 其中在Configuration阶段会进行简单的速率和位宽协商，而在Recovery阶段则会进行更  加复杂的发送端预加重和接收端均衡的调整和协商。江苏多端口矩阵测试PCI-E测试