测量信号完整性测试保养

  克劳德高速数字信号测试实验室致敬信息论创始人克劳德·艾尔伍德·香农，以成为高数信号传输测试界的带头者为奋斗目标。

  克劳德高速数字信号测试实验室重心团队成员从业测试领域10年以上。实验室配套KEYSIGHT/TEK主流系列示波器、误码仪、协议分析仪、矢量网络分析仪及附件，使用PCIE/USB-IF/WILDER等行业指定品牌夹具。坚持以专业的技术人员，严格按照行业测试规范，配备高性能的权能测试设备，提供给客户更精细更权能的全方面的专业服务。

  克劳德高速数字信号测试实验室提供具深度的专业知识及一系列认证测试、预认证测试及错误排除信号完整性测试、多端口矩阵测试、HDMI测试、USB测试等方面测试服务。 信号完整性基本定义是指一个信号在电路中产生相应的能力。测量信号完整性测试保养

示波器的各个属性彼此配合，相互影响，我们必须从全局角度加以考量。许多示波器品牌所宣传的分辨率、本底噪声、抖动等技术指标都被冠以了"比较好"字眼。然而，滴水难成海，独木不成林。您必须清醒地认识到，要提供比较好的信号显示，绝不是凭单个比较好技术指标就能实现的。所以在选择示波器时，只有做到全盘兼顾才能做出正确的选择。只关注信号完整性的一个方面而忽视其他属性，就好比只见树木不见森林，很有可能会导致错误判断。 

请注意:两款示波器测得的上升时间标准偏差有所不同,尽管它们的带宽(4GHz)、采样率(20GSa/s)和其他设置都是相同的。在快速上升时间测试中,InfiniiumS系列测得的标准偏差是668fs(飞秒),而左边示波器测得的标准偏差为4ps(皮秒),偏差是S系列示波器的6倍。测量同一个信号的上升时间,所得的标准偏差越低,就表明示波器自身的信号完整性越出色,水平系统的性能也就越高。 测量信号完整性测试保养信号完整性测试现场方法测试找克劳德高速数字信号测试实验室.

我们现在看一个具体示例:图3中，两款示波器都已设置为800mV全屏显示。8位ADC示波器的分辨率是3.125mV，即，800mV除以28(256个量化电平)。10位ADC示波器的分辨率是0.781mV，即，800mV除以210(1024个量化电平)。计算出来的分辨率又被称作小量化电平，在正常采集模式下，是示波器能识别的信号小变化范围。示波器通常支持高分辨率采集模式，在该模式下，要得到正确的信号，示波器的模拟前端要能够防混叠，且采样率远大于实际需要的采样率。也有的厂家采用过采样技术配合DSP滤波器来提高示波器的垂直分辨率，然后给出一个指标，说高分辨率模式下，其位数是多少。以InfiniiumS系列示波器为例，其ADC固有分辨率是10位，高分辨率模式下是12位。高分辨率模式要求ADC实际支持的采样率远高于被测信号测量所需的硬件带宽。提升分辨率，可以选择更高位数的ADC，同时示波器的垂直刻度选择范围要更宽。

2.2TDR/TDT介绍当第二个端口与同一传输线的远端相连并且是接收机时，我们称其为时域传输，或TDT。图7所示为这种结构的示意图。组合测量互连的TDR响应和TDT响应能对互连的阻抗曲线、信号的速度、信号的衰减、介电常数、叠层材料的损耗因数和互连的带宽进行精确表征。TDR/TDT测量结构图。TDR可设置用于TDR/TDT操作，其步骤是选择TDR设置，选择单端激励模式，选择更改被测件类型，然后选择一个2-端口被测件。您可以将任何可用的通道指定给端口2或点击自动连接，克劳德高速数字信号的测试,主要目的是对其进行信号完整性分析；

信号完整性分析系列-第1部分：端口TDR/TDT如前文-单端口TDR所述，TDR生成与互连交互的激励源。我们能通过一个端口测量互连上一个连接的响应。这限制了我们只关注反射回源头的信号。通过这类测量，我们能获得阻抗曲线和互连属性信息，并能提取具有离散不连续的均匀传输线的参数值。在TDR上添加第二个端口后，我们就能极大地扩展测量类型以及能提取的互连信息。额外的端口可用来执行三种重要的新测量：发射的信号、耦合噪声和差分对的差分信号或共模信号响应。采用这些技术实现的重要应用及其实例，都在本章中进行了描述。克劳德实验室数字信号完整性测试信号眼图；测量信号完整性测试保养

信号接口一致性高速信号完整性测试；测量信号完整性测试保养

转换成频域的TDR/TDT响应：回波损耗/插入损耗。蓝线是参考直通的插入损耗。当然，如果有一个完美直通的话，每个频率分量将无衰减传播，接收的信号幅度与入射信号的幅度相同。插入损耗的幅度始终为1，用分贝表示的话，就是0分贝。这个损耗在整个20GHz的频率范围内都是平坦的。黄线始于低频率下的约-30分贝，是同一传输线的回波损耗，即频域中的S11。绿线是此传输线的插入损耗，或S21。这个屏幕只显示了S参数的幅度，相位信息是有的，但没有显示的必要。回波损耗始于相对较低的值，接近-30分贝，然后向上爬升到达-10分贝范围，约超过12GHz。这个值是对此传输线的阻抗失配和两端的50欧姆连接的衡量。插入损耗具有直接有用的信息。在高速串行链路中，发射机和接收机共同工作，以发射并接收高比特率信号。在简单的CMOS驱动器中，一个显示误码率之前可能可以接受-3分贝的插入损耗。对于简单的SerDes芯片而言，可以接受-10分贝的插入损耗，而对于先进的高级SerDes芯片而言，则可以接受-20分贝。如果我们知道特定的SerDes技术可接受的插入损耗，那就可以直接从屏幕上测量互连能提供的比较大比特率。测量信号完整性测试保养