信号完整性测试DDR测试维修

实际的电源完整性是相当复杂的，其中要考虑到IC的封装、仿真信号的切换频率和PCB耗电网络。对于PCB设计来说，目标阻抗的去耦设计是相对来说比较简单的，也是比较实际的解决方案。在DDR的设计上有三类电源，它们是VDD、VTT和Vref。VDD的容差要求是5%，而其瞬间电流从Idd2到Idd7大小不同，详细在JEDEC里有叙述。通过电源层的平面电容和用的一定数量的去耦电容，可以做到电源完整性，其中去耦电容从10nF到10uF大小不同，共有10个左右。另外，表贴电容合适，它具有更小的焊接阻抗。Vref要求更加严格的容差性，但是它承载着比较小的电流。显然，它只需要很窄的走线，且通过一两个去耦电容就可以达到目标阻抗的要求。由于Vref相当重要，所以去耦电容的摆放尽量靠近器件的管脚。然而，对VTT的布线是具有相当大的挑战性，因为它不只要有严格的容差性，而且还有很大的瞬间电流，不过此电流的大小可以很容易的就计算出来。终，可以通过增加去耦电容来实现它的目标阻抗匹配。在4层板的PCB里，层之间的间距比较大，从而失去其电源层间的电容优势，所以，去耦电容的数量将增加，尤其是小于10nF的高频电容。详细的计算和仿真可以通过EDA工具来实现。主流DDR内存标准的比较；信号完整性测试DDR测试维修

DDR测试

测试头设计模拟针对测试的设计（DFT）当然收人欢迎，但却不现实。因为自动测试仪的所需的测试时间与花费正比于内存芯片的存储容量。显然测试大容量的DDR芯片花费是相当可观的。新型DDR芯片的通用DFT功能一直倍受重视，所以人们不断试图集结能有效控制和观察的内部节点。DFT技术，如JEDEC提出的采用并行测试模式进行多阵列同时测试。不幸的是由于过于要求芯片电路尺寸，该方案没有被采纳。DDR作为一种商品，必须比较大限度减小芯片尺寸来保持具有竞争力的价位。 校准DDR测试参考价格DDR3规范里关于信号建立；

    对于DDR源同步操作，必然要求DQS选通信号与DQ数据信号有一定建立时间tDS和保持时间tDH要求，否则会导致接收锁存信号错误，DDR4信号速率达到了，单一比特位宽为，时序裕度也变得越来越小，传统的测量时序的方式在短时间内的采集并找到tDS/tDH差值，无法大概率体现由于ISI等确定性抖动带来的对时序恶化的贡献，也很难准确反映随机抖动Rj的影响。在DDR4的眼图分析中就要考虑这些抖动因素，基于双狄拉克模型分解抖动和噪声的随机性和确定性成分，外推出基于一定误码率下的眼图张度。JEDEC协会在规范中明确了在DDR4中测试误码率为1e-16的眼图轮廓，确保满足在Vcent周围Tdivw时间窗口和Vdivw幅度窗口范围内模板内禁入的要求。

4）将Vref的去耦电容靠近Vref管脚摆放；Vtt的去耦电容摆放在远的一个SDRAM外端；VDD的去耦电容需要靠近器件摆放。小电容值的去耦电容需要更靠近器件摆放。正确的去耦设计中，并不是所有的去耦电容都是靠近器件摆放的。所有的去耦电容的管脚都需要扇出后走线，这样可以减少阻抗，通常，两端段的扇出走线会垂直于电容布线。5）当切换平面层时，尽量做到长度匹配和加入一些地过孔，这些事先应该在EDA工具里进行很好的仿真。通常，在时域分析来看，差分线的正负两根线要做到延时匹配，保证其误差在+/-2ps，而其它的信号要做到+/-10ps。DDR协议检查后生成的测试报告；

9.DIMM之前介绍的大部分规则都适合于在PCB上含有一个或更多的DIMM，独有例外的是在DIMM里所要考虑到去耦因素同在DIMM组里有所区别。在DIMM组里，对于ADDR/CMD/CNTRL所采用的拓扑结构里，带有少的短线菊花链拓扑结构和树形拓扑结构是适用的。

10.案例上面所介绍的相关规则，在DDR2PCB、DDR3PCB和DDR3-DIMMPCB里，都已经得到普遍的应用。在下面的案例中，我们采用MOSAID公司的控制器，它提供了对DDR2和DDR3的操作功能。在SI仿真方面，采用了IBIS模型，其存储器的模型来自MICRONTechnolgy，Inc。对于DDR3SDRAM的模型提供1333Mbps的速率。在这里，数据是操作是在1600Mbps下的。对于不带缓存（unbufferedDIMM（MT_DDR3_0542cc）EBD模型是来自MicronTechnology，下面所有的波形都是采用通常的测试方法，且是在SDRAMdie级进行计算和仿真的。 DDR3规范里关于信号建立保持是的定义；智能化多端口矩阵测试DDR测试系列

DDR的信号探测技术方法；信号完整性测试DDR测试维修

DDR测试

DDR5的接收端容限测试

前面我们在介绍USB3.0、PCIe等高速串行总线的测试时提到过很多高速的串行总线由于接收端放置有均衡器，因此需要进行接收容限的测试以验证接收均衡器和CDR在恶劣信号下的表现。对于DDR来说，DDR4及之前的总线接收端还相对比较简单，只是做一些匹配、时延、阈值的调整。但到了DDR5时代(图5.19),由于信号速率更高，因此接收端也开始采用很多高速串行总线中使用的可变增益调整以及均衡器技术，这也使得DDR5测试中必须关注接收均衡器的影响，这是之前的DDR测试中不曾涉及的。 信号完整性测试DDR测试维修