企业商机
DDR3测试基本参数
  • 品牌
  • 克劳德
  • 型号
  • DDR3测试
DDR3测试企业商机

走线阻抗/耦合检查

走线阻抗/耦合检查流程在PowerSI和SPEED2000中都有,流程也是一样的。本例通过 Allegro Sigrity SI 启动 Trace Impedance/Coupling Check,自动调用 PowerSI 的流程。下面通过实例来介绍走线阻抗/耦合检查的方法。

启动 Allegro Sigrity SI,打开 DDR_Case_C。单击菜单 AnalyzeTrace Impedance/Coupling Check,在弹出的 SPDLINK Xnet Selection 窗口 中单击 OK 按钮。整个.brd 文件将被转换成.spd文件,并自动在PowerSI软件界面中打开。 DDR3一致性测试是否适用于笔记本电脑上的内存模块?PCI-E测试DDR3测试保养

PCI-E测试DDR3测试保养,DDR3测试

至此,DDR3控制器端各信号间的总线关系创建完毕。单击OK按钮,在弹出的提示窗 口中选择Copy,这会将以上总线设置信息作为SystemSI能识别的注释,连同原始IBIS文件 保存为一个新的IBIS文件。如果不希望生成新的IBIS文件,则也可以选择Updateo

设置合适的 OnDie Parasitics 和 Package Parasiticso 在本例中。nDie Parasitics 选择 None, Package Parasitics使用Pin RLC封装模型。单击OK按钮保存并退出控制器端的设置。

On-Die Parasitics在仿真非理想电源地时影响很大,特别是On-Die Capacitor,需要根据 实际情况正确设定。因为实际的IBIS模型和模板自带的IBIS模型管脚不同,所以退出控制器 设置窗口后,Controller和PCB模块间的连接线会显示红叉,表明这两个模块间连接有问题, 暂时不管,等所有模型设置完成后再重新连接。 甘肃电气性能测试DDR3测试DDR3一致性测试期间会测试哪些方面?

PCI-E测试DDR3测试保养,DDR3测试

DDR信号的DC和AC特性要求之后,不知道有什么发现没有?对于一般信号而言,DC和AC特性所要求(或限制)的就是信号的电平大小问题。但是在DDR中的AC特性规范中,我们可以注意一下,其Overshoot和Undershoot指向的位置,到底代表什么含义?有些读者可能已经发现,是没有办法从这个指示当中获得准确的电压值的。这是因为,在DDR中,信号的AC特性所要求的不再是具体的电压值,而是一个电源和时间的积分值。影面积所示的大小,而申压和时间的积分值,就是能量!因此,对于DDR信号而言,其AC特性中所要求的不再是具体的电压幅值大小,而是能量的大小!这一点是不同于任何一个其他信号体制的,而且能量信号这个特性,会延续在所有的DDRx系统当中,我们会在DDR2和DDR3的信号体制中,更加深刻地感觉到能量信号对于DDRx系统含义。当然,除了能量的累积不能超过AC规范外,比较大的电压值和小的电压值一样也不能超过极限,否则,无需能量累积,足够高的电压就可以一次击穿器件。

单击View Topology按钮进入SigXplorer拓扑编辑环境,可以按前面161节反射 中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和 串扰的布线后仿真。

在提取出来的拓扑中,设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数,

单击OK按钮退出参数设置窗口,单击工具栏中的Signal Simulate进行仿真分析,

在波形显示界面里,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到,差分时钟波形边沿正常,有一些反射。

原始设计没有接终端的电阻端接。在电路拓扑中将终端匹配的上拉电阻电容等电路 删除,再次仿真,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看,可以看到, 时钟信号完全不能工作。 DDR3一致性测试是否适用于超频内存模块?

PCI-E测试DDR3测试保养,DDR3测试

· 工业规范标准,Specification:如果所设计的功能模块要实现某种工业标准接口或者协议,那一定要找到相关的工业规范标准,读懂规范之后,才能开始设计。

因此,为实现本设计实例中的 DDR 模块,需要的技术资料和文档。

由于我们要设计 DDR 存储模块,那么在所有的资料当中,应该较早了解 DDR 规范。通过对 DDR 规范文件「JEDEC79R」的阅读,我们了解到,设计一个 DDR 接口,需要满足规范中规定的 DC,AC 特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读,如何在设计中满足设计要求。 DDR3一致性测试是否可以修复一致性问题?PCI-E测试DDR3测试保养

DDR3一致性测试是否适用于特定应用程序和软件环境?PCI-E测试DDR3测试保养

 如果模型文件放在其他目录下,则可以选择菜单Analyze-Model Browser..,在界面里面单击 Set Search Path按钮,然后在弹出的界面里添加模型文件所在的目录。

选择菜单Analyze —Model Assignment..,在弹出的模型设置界面中找到U100 (Controller)来设置模型。

在模型设置界面中选中U100后,单击Find Model...按钮,在弹出来的界面中删除 工具自认的模型名BGA1295-40,将其用“*”取代,再单击空白处或按下Tab键,在列岀的 模型文件中选中。

单击Load按钮,加载模型。

加载模型后,选择文件下的Controller器件模型,然后单击Assign 按钮,将这个器件模型赋置给U100器件。 PCI-E测试DDR3测试保养

与DDR3测试相关的文章
安徽DDR3测试项目 2026-03-16

单击View Topology按钮进入SigXplorer拓扑编辑环境,可以按前面161节反射 中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和 串扰的布线后仿真。 在提取出来的拓扑中,设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数, 单击OK按钮退出参数设置窗口,单击工具栏中的Signal Simulate进行仿真分析, 在波形显示界面里,只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到,差分时钟波形边沿正常,有一些反射。...

与DDR3测试相关的问题
信息来源于互联网 本站不为信息真实性负责