电气性能测试DDR3测试TX/RX

DDR3信号质量问题及仿真解决案例随着DDR信号速率的升高，信号电平降低，信号质量问题也会变得突出。比如DDR1的数据信号通常用在源端加上匹配电阻来改善波形质量；DDR2/3/4会将外部电阻变成内部ODT；对于多负载的控制命令信号，DDR1/2/3可以在末端添加VTT端接，而DDR4则将采 用VDD的上拉端接。在CLK的差分端接及控制芯片驱动能力的选择等方面，可以通过仿真 来得到正确驱动和端接，使DDR工作时信号质量改善，从而增大DDRI作时序裕量。DDR3一致性测试是否适用于笔记本电脑上的内存模块？电气性能测试DDR3测试TX/RX

DDR3拓扑结构规划：Fly・by拓扑还是T拓扑

DDR1/2控制命令等信号，均采用T拓扑结构。到了 DDR3,由于信号速率提升，当负 载较多如多于4个负载时，T拓扑信号质量较差，因此DDR3的控制命令和时钟信号均釆用 F拓扑。下面是在某项目中通过前仿真比较2片负载和4片负载时，T拓扑和Fly-by拓 扑对信号质量的影响，仿真驱动芯片为Altera芯片，IBIS文件 为颗粒为Micron颗粒，IBIS模型文件为。

分别标示了两种拓扑下的仿真波形和眼图，可以看到2片负载 时，Fly-by拓扑对DDR3控制和命令信号的改善作用不是特别明显，因此在2片负载时很多 设计人员还是习惯使用T拓扑结构。 电气性能测试DDR3测试TX/RX是否可以在运行操作系统时执行DDR3一致性测试？

所示的窗口有Pin Mapping和Bus Definition两个选项卡，Pin Mapping跟IBIS 规范定义的Pin Mapping 一样，它指定了每个管脚对应的Pullup> Pulldown、GND Clamp和 Power Clamp的对应关系；Bus Definition用来定义总线Bus和相关的时钟参考信号。对于包 含多个Component的IBIS模型，可以通过右上角Component T拉列表进行选择。另外，如果 提供芯片每条I/O 口和电源地网络的分布参数模型，则可以勾选Explicit IO Power and Ground Terminals选项，将每条I/O 口和其对应的电源地网络对应起来，以更好地仿真SSN效应，这 个选项通常配合Cadence XcitePI的10 Model Extraction功能使用。

那么在下面的仿真分析过程中，我们是不是可以就以这两个图中的时序要求作为衡量标准来进行系统设计呢?答案是否定的，因为虽然这个时序是规范中定义的标准，但是在系统实现中，我们所使用的是Micron的产品，而后面系统是否能够正常工作要取决干我们对Micron芯片的时序控制程度。所以虽然我们通过阅读DDR规范文件了解到基本设计要求，但是具体实现的参数指标要以Micron芯片的数据手册为准。换句话说，DDR的工业规范是芯片制造商Micron所依据的标准，而我们设计系统时，既然使用了Micron的产品，那么系统的性能指标分析就要以Micron的产品为准。所以，接下来的任务就是我们要在Micron的DDR芯片手册和作为控制器的FPGA数据手册中，找到类似的DDR规范的设计要求和具体的设计参数。DDR3内存的一致性测试包括哪些内容？

单击View Topology按钮进入SigXplorer拓扑编辑环境，可以按前面161节反射 中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和 串扰的布线后仿真。

在提取出来的拓扑中，设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数，

单击OK按钮退出参数设置窗口，单击工具栏中的Signal Simulate进行仿真分析，

在波形显示界面里，只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到，差分时钟波形边沿正常，有一些反射。

原始设计没有接终端的电阻端接。在电路拓扑中将终端匹配的上拉电阻电容等电路 删除，再次仿真，只打开器件U104 (近端颗粒)管脚上的差分波形进行查看，可以看到， 时钟信号完全不能工作。 DDR3一致性测试是否适用于超频内存模块？电气性能测试DDR3测试TX/RX

是否可以使用可编程读写状态寄存器（SPD）来执行DDR3一致性测试？电气性能测试DDR3测试TX/RX

在接下来的Setup NG Wizard窗口中选择要参与仿真的信号网络，为这些信号网络分组并定义单个或者多个网络组。选择网络DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠标右键单击Assign interface菜单项，定义接口名称为Data,

设置完成后，岀现Setup NG wizard: NG pre-view page窗口，显示网络组的信息，如图 1-137所示。单击Finish按钮，网络组设置完成。

单击设置走线检查参数(Setup Trace Check Parameters),在弹出的窗口中做以下设 置：勾选阻抗和耦合系数检查两个选项；设置走线耦合百分比为1%，上升时间为lOOps；选 择对网络组做走线检查(Check by NetGroup)；设置交互高亮显示颜色为白色。 电气性能测试DDR3测试TX/RX